微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 6个二进制数取其中3个相同,用verilog怎么实现?

6个二进制数取其中3个相同,用verilog怎么实现?

时间:10-02 整理:3721RD 点击:
如题,请各位大侠们看看,谢谢了。
PS:刚刚工作,菜鸟级的水平!唉

没明白什么意思,至少把问题的条件讲明白点把

问题没表述清。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top