微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 锁相环不能够时序仿真?

锁相环不能够时序仿真?

时间:10-02 整理:3721RD 点击:
我用FPGA板子EP2C8做数字滤波器仿真时用功能仿真的话能够得到结果,如果改为时序仿真锁相环就没有信号输出了,是不是锁相环不能够用时序仿真?请大家帮忙

为了下载,顶啊

接着顶

接着顶啊

应该可以吧!不过没有试过!

前面说锁相环在时序的仿真情况下没有信号输出。
我总结了下原因可能是:锁相环设置输入信号clk是50M,输出是10M。而当执行时序仿真的时候我取的clk信号为100M,造成了与锁相环设置的冲突,所以不能够产生输出信号。

帮顶~

呵呵,学习学习

广东政府网络发言人首次现身,不让网民放空炮

看看

上一篇:一个问题,迷茫
下一篇:发帖子太难了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top