微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:modelsim的错误信息

求助:modelsim的错误信息

时间:10-02 整理:3721RD 点击:
今天弄了个程序,编译的时候出现:index constraint cannot be applied to non-array type ieee.std_logic_1164.std_logic.请问这是什么问题,如何解决?

最好贴上来实际代码。
猜测你写constraint的时候不小心把应该加给std_logic_vector的约束加给std_logic了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top