有时钟输入的slave接口模块如何设计？

像spi这种slave，它的数据是和送过的时钟同步的，但是你内部的时钟不能采用这个时钟，而且内部时钟频率至少要是这个时钟的四倍才可以保证正常，因为存在不同时钟域的数据处理问题。

用高频时钟采样,肯定是可以处理.但是像spi 接口的flash,
它是不需要高频时钟就可以工作的，它的内部肯定不可能对spi clock再采样。
不清楚是如何处理的。

在FPGA内部的话，用过采样就可以了嘛，我一般喜欢5倍以上。