微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合后的门级仿真包含延时吗?

综合后的门级仿真包含延时吗?

时间:10-02 整理:3721RD 点击:
综合后的仿真,不包含SDF文件包含了延时信息?这仅仅是器件的延时?不包括走线的延时,器件的延时在modelsim仿真库中可以看出来吗?

不反标sdf是没有延时信息的

楼上正确,综合仅仅是生成网表而已,要和具体工艺结合才产生SDF

个人认为综合之后的就是一种理想的实际电路

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top