微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教Quartus综合后的问题

请教Quartus综合后的问题

时间:10-02 整理:3721RD 点击:
我的程序中使用了两个大容量的双端口的RAM,综合后出现下面的警告,不知道是哪里的问题,请教高手。
Warning: Reduced register "mem:MEM1|altsyncram:altsyncram_component|altsyncram_t0r1:auto_generated|latch_reg[3]" with stuck data_in port to stuck value GND
谢谢啦

应该是寄存器的某位在所有时间值固定,一直没有改变
所以就去掉这个寄存器,信号直接连接到地去了。
应该没有关系的

可是为什么前仿RAM可以读出数据来,而后仿时确读不出数据来,是不是因为被优化掉了,所以读不出数据来呢?对这个问题感到非常困惑,请高人解答一下

我按照你的方法修改代码,使寄存器的那一位,重新编译,警告就没有了。谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top