求助：modelsim仿真问题
时间：10-02
整理：3721RD
点击：
我在仿真波形时，如果是verilog代码，则加载的信号只有输入信号，看不到输出的信号，比如拿简单的计数器来说，在objects栏里只有rst,clk信号，没有输出，有没有遇到这种情况啊，用的是6.2b版本，help
！
！
我觉得是不是你的输出并没有声明是output吧