微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教关于mealy状态机的一个疑惑

请教关于mealy状态机的一个疑惑

时间:10-02 整理:3721RD 点击:
请教关于mealy状态机的一个疑惑
例如用mealy 模型检测110序列 很多书上都用了mealy模型
我觉得这样不大对吧假设输入序列变化的很快在一个时钟周期内变化很多次 已经产生了某个110序列 这样的话
不就检测不出来了吗 最后的输出是关于当前存储状态和输入的函数 而当前的存储状态在一个时钟周期内 根本没来得及发生变化 所以状态机不就失去了作用了吗
不知到我说清楚了吗 这个问题困扰我好几天了 希望有人能在这个问题上指点一下 多谢啦!
我考复旦微电子 希望有人一块复习 一块提高

一个时钟周期信号变化多次

按道理说一个时钟周期内信号不应变化多次,
纯组合电路允许这么做,一旦加入时序部分就以触发信号(sensitive或always@ clk...)为准了。

注意tsu and th

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top