微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有什么工具可以看verilog设计的状态机的图形结构? (无内容)

有什么工具可以看verilog设计的状态机的图形结构? (无内容)

时间:10-02 整理:3721RD 点击:

有什么工具可以看verilog设计的状态机的图形结构? (无内容)
synplify综合过后可以看。montor以前有个叫renoir(不记得是否这么拼写的了)的工具也可以。应该还有其他的。

有什么工具可以看verilog设计的状态机的图形结构? (无内容)
debussy FSM

有什么工具可以看verilog设计的状态机的图形结构? (无内容)
Mentor HDL Design Serials

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top