微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我也请教一个问题

我也请教一个问题

时间:10-02 整理:3721RD 点击:
我用NC-verilog做仿真,波形的probe信号如何保存?我存了xxx.do文件,我不退出控制窗口,重新Reinvoke,再Reload .do文件,保存的那些信号可以正常显示,但当我退出程序重跑,reload .do则只会显示几个Group名,但里面的probe都没有了。怎么解决?我哪里需要设置?我用的还是LDV30。 我用VCS存.cfg都OK,modelsim存.do也可以啊。

我也请教一个问题
叹息老兄呢?记得你是用Cadance的吧?LDV50了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top