微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合ip core时遇到如下警告,请问应如何解决?

综合ip core时遇到如下警告,请问应如何解决?

时间:10-02 整理:3721RD 点击:
WARNING:Xst:1474 - Ports for core <dec> do not line up with declaration.Core will not be loaded.

综合ip core时遇到如下警告,请问应如何解决?
好像是你申明的core的管脚和你实际例化的管脚不匹配。

综合ip core时遇到如下警告,请问应如何解决?
怎么综合的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top