微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问下一个问题,关于verilog中for循环的问题

问下一个问题,关于verilog中for循环的问题

时间:10-02 整理:3721RD 点击:
我忘了在for循环中,例如:for(i=0;i<16;i=i+1),这里例子里i是先加1再执行for中的程序,还是先执行for中的程序,再加1呢
希望知道的告诉下
我忘了,身边还没有语法书:)

有大虾在不?:)回答下菜鸟的问题啊:)

先执行在加1

thanks,谢谢啊:)

这个在综合的时候会将其展开的

?
这种问题为什么不自己考虑呢?另外,也可以模拟检验啊?!

最近搬地方了,电脑里没有软件,也没有书籍,突然想起来这么个问题就问下,:)

综合后语句会被展开,不存在i的操作

谢谢回答:)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top