微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问latch对DFT到底有什么样的影响?

请问latch对DFT到底有什么样的影响?

时间:10-02 整理:3721RD 点击:
一直知道不要使用latch,因为对DFT有影响,但不清楚具体是什么样的影响,请高人指教

里面有latch的组合逻辑块的延迟无穷大。会给后续的测试和分析带来困难。

哦,原来是折样啊,还有其它影响吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top