微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如果在ASIC中使用到latch,在FPGA如何验证

如果在ASIC中使用到latch,在FPGA如何验证

时间:10-02 整理:3721RD 点击:
如果在ASIC中使用到latch,在FPGA如何验证?因为FPGA软件缺乏latch的分析?这样是否会造成ASIC和FPGA验证不一致?

FPGA也可以实现latch。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top