微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用FPGA的锁相环遇到问题,请大虾指点

使用FPGA的锁相环遇到问题,请大虾指点

时间:10-02 整理:3721RD 点击:
我用FPGA的cyclone系列芯片的锁相环倍频一时钟信号,但是从管脚输出的LVDS差分信号不是幅度相等,相位相反,请问为啥会出现这问题呢

这个和锁相环无关。查查你的输出匹配

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top