微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx里的时钟问题

xilinx里的时钟问题

时间:10-02 整理:3721RD 点击:
在xilinx的ISE里面,如果只用logic运算这一类不带时间信号的工作单元时,应该如何确定工作时钟信号啊?

组合逻辑无时钟考虑
组合逻辑只考虑冒险和竞争,不考虑时钟

不知所云~

如果只是逻辑运算,不需要考虑时钟,只要考虑延时

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top