微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用modelsim仿真的问题

用modelsim仿真的问题

时间:10-02 整理:3721RD 点击:
假设有一状态机,由4个状态组成,IDLE,STAT1,STAT2,STAT3。用modelsim仿真时,如果是VHDL写的代码,从波形里可以看到这4个状态;但如果是VERILOG写的代码,好象就看不到,只能看得到他们的二进制(或者你自己转换成其它进制,但就是看不到那4个状态)。哪位有好的方法么?

用modelsim仿真的问题
http://www.eetop.com.cn/cgi-bin/topic.cgi?forum=21&topic=6&show=0

用modelsim仿真的问题
惭愧,惭愧,有了菜单就忽视了那些命令。谢谢一声叹息同志

用modelsim仿真的问题
在simvision中如何实现呀

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top