微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于ModelSim的一个问题!

关于ModelSim的一个问题!

时间:10-02 整理:3721RD 点击:
最近小弟我开始学习使用ModelSim软件,在一个project里面添加了一个VHDL源程序,但是好象不能编译,而且在"status"下面没有"?"标记,因为没有编译过的源程序下面应该有"?"标记的,通过了有勾标记的。但是现在什么也没有,我不知道是什么原因,希望大侠们能告诉我一下,我将不胜感激!

关于ModelSim的一个问题!
问题已经解决,不劳烦大家了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top