谢谢大家，给些指点！
时间：10-02
整理：3721RD
点击：
在测频控制器中，有这么一句，用VHDL编写，如下：IF CLK’EVENT AND CLK=‘1’THEN div2CLK〈=NOT div2CLK；不知何意?望指点！不甚感激！
谢谢大家，给些指点！
分频电路