微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VERILOG描述的CLA的性能问题

VERILOG描述的CLA的性能问题

时间:10-02 整理:3721RD 点击:
描述了一个32位CLA,综合后和普通加法器性能几乎一样.郁闷ing......
所用FOUNDRY库无DesignWare中的CLA,请问怎么办才能进一步提高性能?

VERILOG描述的CLA的性能问题
超前进位加法器?
普通加法器在综合时也是使用了很好的算法的

VERILOG描述的CLA的性能问题
那是否要达到更高的性能,必须采用Foundry的专门IP呢?

VERILOG描述的CLA的性能问题
如果不用付费,就用Foundry的专门IP不是很好吗
我认为不见得性能是最好的
只不过CLA算法太通用了,用更先进的算法试试,我觉得要比Foundry的专门IP快

VERILOG描述的CLA的性能问题
要达到更高的性能,必须定制

VERILOG描述的CLA的性能问题
是啊,必须付费才能得到FOUNDRY的IP,而公司现在仅买了一般的库,CLA库没有.
你所说的其它先进算法是什么呢?

VERILOG描述的CLA的性能问题
这个你可以到网上搜一搜

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top