微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问:vhdl中的判断赋值问题

问:vhdl中的判断赋值问题

时间:10-02 整理:3721RD 点击:
----********************************************************----
--当数据线AD[31..0]的高8位不为0时,则将这高8位的值附给变量A。--
--用vhdl怎么表达呀?--
----********************************************************----

问:vhdl中的判断赋值问题
我是怎么写的:
.
.
IF AD(31 DOWNTO 24)/="00000000" THEN
A<=AD(31 DOWNTO 24);
.
.
.
但是仿真时,发现数据上的信号应该是1的位都是X,那这样的赋值语句怎么写啊?
(程序编辑、仿真用的时max plus2)

问:vhdl中的判断赋值问题
X时也会进入赋值啊,而且会生成Latch。
所以还是建议不要直接靠地址来判断,必须有其他确定的相应的控制信号才行。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top