微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问:仿真中信号位应是1结果是X的问题

问:仿真中信号位应是1结果是X的问题

时间:10-02 整理:3721RD 点击:
在第一次仿真时我将数据线的第3位设为1,仿真波形图中也是1,这使我很满意!
在第二次仿真之前我将一个进程中的条件要求的更严格了,结果数据线的第3位成了X;
在第三次仿真前,我将第二次的改动有改成第一次的样子,但是我加了一个进程,结果数 据线的第3位又成了X;
1.为什么出现这种情况啊?
2.这样影响结果吗?这个X是1吗,还是表示这个位置的值不定?

问:仿真中信号位应是1结果是X的问题
pullup

问:仿真中信号位应是1结果是X的问题
可能是数据冲突。要看具体代码

问:仿真中信号位应是1结果是X的问题
那就是说这有影响了?

问:仿真中信号位应是1结果是X的问题
有可能有影响,要看具体原因

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top