微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么ALTERA EPM7064S的输出高电平才3.5V 左右? (无内容)

为什么ALTERA EPM7064S的输出高电平才3.5V 左右? (无内容)

时间:10-02 整理:3721RD 点击:

为什么ALTERA EPM7064S的输出高电平才3.5V 左右? (无内容)
是不是负载太大了
输出电流不够

为什么ALTERA EPM7064S的输出高电平才3.5V 左右? (无内容)
找一个没用的io社为输出看悬空时高电平多高?可以判断与负载的关系。

为什么ALTERA EPM7064S的输出高电平才3.5V 左右? (无内容)
是不是为了和3.3V的供电系统相接。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top