微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog的语义问题?

verilog的语义问题?

时间:10-02 整理:3721RD 点击:
如果有下面语句:
always @(posedge clk)
begin
//………
ptr<=ptr+1;
end
always @(posedge clk)
begin
//……
cout<=mem[ptr];
end
那么mem中ptr是加一后的还是加一前的ptr

verilog的语义问题?
加一前的

verilog的语义问题?
两个always不是并行的吗?

verilog的语义问题?
是并行的

verilog的语义问题?
仔细理解一下堵塞赋值就知道了

verilog的语义问题?
同时发生

verilog的语义问题?
应该是加前一个ptr.当时钟到来时,ptr不会立即改变,那么这个时钟count打入的还是前一个mem[ptr]的值

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top