微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 说一下那些垃圾的开发工具

说一下那些垃圾的开发工具

时间:12-13 整理:3721RD 点击:

就是逼着用户升级新版.
cadence allegro的封装用skill做很合适啊, 我和@Immajia @BH1PHL等人一直在未名的ElecDIY版共享封装. 在这里发过, 似乎没什么人响应就拉倒了.

那是因为你没用过CC(不带S)

综合工具难度之大,你可以去FPGA版和gooddream讨论,他是某品牌国产FPGA的员工
他说他们的软件水平约等于Quartus 2~3
PCB是你说的这样,约束应该大部分设置在原理图中
PCB这边主要考虑叠层、布局
对于一般的板子,约束没问题的话,总动布线的结果肯定是能用的

前一段用了marvell的工具,相比之下ccs简直好的像天堂一样
举几个例子:
界面上的“run”按钮点了以后没反应,我研究了很久才发现这个不是我使用的问题,而是原本就这样。想让程序运行?选择某菜单中的一个“下载程序到ram”的脚本吧,尽管从名字上一点也看不出它的作用是下载到ram后顺便执行
debug之前,必须用鼠标点选中文件列表中的编译后文件,否则它不知道选择哪个文件debug,直接报错。这不是最折磨人的,折磨人的问题是,很多情况下,从图形界面上看到这个文件已经被高亮选中了,但是开发工具会认为没有任何文件被选中,报一看起来像是编译没通过一样的错误,拒绝debug。完成第一次编译调试流程花了我极大的力气。
开发工具上无法reset电路,无法向指定内存或寄存器写入数据,debug状态必须通过先停止运行再板子的流程退出,否则下一次可能无法启动调试
安装也很难,linux上的各种开源软件集合,挨个自己找自己装。要是版本不对就是各种问题

skill只能做PCB封装吧
其实原理图symbol更浪费时间
既然共享,为何不github上开个项目呢,比论坛效率高多了
很遗憾,cadence不是我的主力工具,参与不了你们的共享了

先研究pcb layout的问题...
fpga以后再说...我也知道这个坑有点深,目前只是纯好奇而已~

ccs不好用

主要是我找不到让我满意的电脑桌。
而且你看我已经用最简单的结构了,就一块板四根柱子...
如果不是想掏这个孔,其实是完全没污染的~
其实掏孔也还算好,主要是还想铣个边把插座埋进去...因为没有靠山所以不得不凑近了
仔细看着铣...再加上轻视没戴口罩...在不知不觉中吸入了不少...
大理石那个是真粉尘了,我这个好在只是木屑...

我淘宝买了个工作台,表示比较满意。

别的不知道,不过fpga确实很麻烦,你觉得很简单的事情,它要走一套完整流程...大部分时间都开销到流程上了...

喔,
没看到黑胡桃的大山纹啊

这说的是哪个工具?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top