说一下那些垃圾的开发工具

倒谈不上多垃圾，我只是觉得硬件行业的很多软件在理念上还停留在上个世纪。
基本的定位是作为硬件的附属品，反正你不用也得用...所以虽然牛x的地方很牛x，但总
体上来看，质量方面小问题比较多，设计理念上也更多的是为自己公司产品服务，不太
会站在用户的角度去为用户多想一点。
质量方面，比如orcad，allegro，solidworks这几个，我都遇到过崩溃的情况，而且都
因此丢过做了一半的工作。坦白地说在这个时代，成熟软件是不太应该再出现这种崩溃
的事情了。solidcam这个plugin更是只能算半成品，崩溃，bug得用“层出不穷”来形容
了。很多bug我都能明确复现，这种绝对是不应该出现的。
设计理念方面，比如allegro，元件库管理还是基于一大堆碎文件，文件库还得一个个加
到path里面去...弄得我想分类都不太好分类，只好全部堆一个目录下。模块化设计也做
的很不易用，每次都要开模块工程，修改，导出，开总工程，refresh...这方面
solidworks倒是做的挺好的，做到了内部各种装配图、零件图和工程图的联动。
还有quartus，我不太清楚一个综合的过程具体会有多复杂...也许逼近资源极限的时候
是会很麻烦，但一个亮下led的helloworld级项目在i7上要compile个半分钟...这个是不
是也太慢了...

ccs质量确实不咋地。
不过仿真器连不上基本都不干仿真器本身的事，
查查芯片电源/复位/时钟先，再查jtag时钟，in/out引脚。
ccs的仿真器全部用过，fpga的调试器用过usb blaster，
倒是发现fpga的仿真器插拔容易坏，而ti的2000年之后就解决了这种问题

第一条很赞同,各种EDA工具比起软件行业,易用性简直天壤之别
Cadence的库,这个肯定是历史遗留问题,就像水木一条"呵呵"也要占个文件,以前经常挂掉一样;
其实换成数据库结构技术上很容易,但PM根本不敢拍板
说到这我得骂一下Cadence.每次升级软件,文件格式也跟着升级,极其脑残.
原理图/PCB文件格式再怎么升级能搞出什么花,非要弄得大家互相不兼容,既不便于大家交流共享
说到原理图\PCB封装,其实Cadence的这种基于文件的,最适合搞个开园的项目,大家把自己的封装规范一下,共享出来
Quartus这个问题,呵呵,你是没用过ISE,更慢.

综合工具很多时间花在了各个步骤地粘结环节上, 有些中间文件是用脚本生成的,速度慢很正常
如果你经常综合两三个小时的项目,你也就不觉得这半分钟是个事了
当然到那个时候,还有新的槽点...
总之，硬件苦比，工具难用、试错成本高、成果用户/领导看不见...

锁死那个，怪flash密码，不能全推到工具头上。

用文件而不是数据库这个是unix风格，这个我完全能接受。
基于文件而不是一个大的数据库文件也有相当多的好处。
但搜索路径别只包括目录下文件啊...只要把子目录也包含进去就行了，这样我就可以很
容易的做基于文件夹的分类整理了...这个对他们来说只是个微不足道的小改动。
升个小版本号都不兼容的事情我都无力吐槽了...我觉得他们压根就不care...
我知道综合一下都是几个小时的，我无法理解的是热身怎么要这么久...
一个helloworld项目，就算Verilog的compiler是100%脚本写的，也没理由这个样子...
所以我后来稍稍研究了下开源的综合工具链。不过粗看起来还是不太靠谱，前面环节再
怎么弄，最后还是要回到厂商提供的工具这里。所以也就算了...

我选的是ep4ce10啊，这个应该不算大的吧～

选个再老一点小一点。
一分钟应该还是要的。

CCS绝对排第一了

子目录递归还是应该的，确实太差
综合工具干的事情不只是综合，期间有两三种中间文件（类似于最初的C++编译器要编成C在转成汇编在搞成机器吗），还要生成一大堆的仿真模型、RTL原理图等等
而且你要考虑P&R这个过程类似PCB的自动布局布线，且规模大得多，怎可能快得了
（这么一说，PCB软件真是弱爆了，自动布局自动布线结果更是惨不忍睹）
开园综合工具你就不要想了
即便是业界标杆Synplify都要在转回到Vender的工具链中
综合这一步还是三个步骤中最快的

有空我还是会研究研究。
现在的software stack远比那个时代要复杂和成熟。按理说应该有很多更好的解决方式。
自动布线也是一样的，基本不能用，但全手动布线蛮累的。我想看看能否取消pcb布线这一
步，全部在原理图里面弄好，需要约束的东西在原理图上标清楚。pcb这块只涉及机械和摆
放，走线全部交给计算机自动处理。

一向只用gcc+make, 编辑器用vim

文件格式升级这个, solidworks也是, 10打不开12的文件, 12打不开14的. 感觉