FPGA内部驱动大缓存的问题
时间：12-12
整理：3721RD
点击：
大家好，
FPGA内部驱动一个大的FIFO，深度65536，位宽为32，写时钟200Mhz，读时钟66Mhz，系统正常工作，但是为了提高缓存能力，将深度加大一倍，其他不变，系统工作不正常，我理解是扇出大了延时增大导致FIFO的建立时间不满足。请大家帮忙分析。
FPGA内部驱动一个大的FIFO，深度65536，位宽为32，写时钟200Mhz，读时钟66Mhz，系统正常工作，但是为了提高缓存能力，将深度加大一倍，其他不变，系统工作不正常，我理解是扇出大了延时增大导致FIFO的建立时间不满足。请大家帮忙分析。
有FPGA专版呀，转过去吧