RMII 10M模式能干100M模式不能工作什么原因?
时间:12-12
整理:3721RD
点击:
national的DP83848 PHY,用它的RMII模式,CPU利用25MHz晶体产生50MHz时钟提供给PHY
用示波器看50MHz的时钟很干净,没什么问题。
设置phy在10M模式一切正常,但是在100M模式下几乎无法收发包。
可以看到只要一在100M模式下指示ACT的LED就狂闪,用示波器看RX_DV信号来的非常频繁
有很多很短的RX_DV,肯定是错了。但原因是什么,实在无法确定,怀疑信号完整性,但是
也没法测试,很头疼。有没有遇到过类似情况,给支个招的
用示波器看50MHz的时钟很干净,没什么问题。
设置phy在10M模式一切正常,但是在100M模式下几乎无法收发包。
可以看到只要一在100M模式下指示ACT的LED就狂闪,用示波器看RX_DV信号来的非常频繁
有很多很短的RX_DV,肯定是错了。但原因是什么,实在无法确定,怀疑信号完整性,但是
也没法测试,很头疼。有没有遇到过类似情况,给支个招的
逻辑:
phy的工作模式要设置对,是否是自适应100M
对照参考设计检查每个脚
物理:
连接,包括线缆
差分线经过的所有元器件都要物理落地:esd、端接电阻、变压器等等
方法:
个体还是全部?
看看晶体的频偏有多大?
有多少ppm?
是否在100M标准规定的范围内
频偏大则解调性能下降
关键是频偏如何测试呢?也在怀疑这个问题,所以用示波器测了一下,设定被测信号的
基准频率为50.000MHz,测试得到Tj=8ns,Rj=20ps,Dj=7ns。
PHY手册要求时钟short和long term jitter 800ps,频率稳定度 50ppm,和测试结果比较
有点不太对得上。关键时不太好理解示波器给出的Dj指标。谁能给解释一下。
很短的RX_DV是正常的
是MAC处理的不正确吧
phy到rj45那边估计有问题,导致错包太多。
PHY大部分有loopback,没有就默念悲剧丫。。。。
用控制器写控制器设置loop,然后外部环回或者内部环回,
强烈建议查phy到rj45线路上的电容...因为这个悲催的调过1个星期
RMII是外同步吧?注意到CPU和到PHY的时钟走线要基本等长