微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > connect_phase时使用connect_interface问题请教

connect_phase时使用connect_interface问题请教

时间:12-12 整理:3721RD 点击:
由于是使用之前别人的模块,所以有些地方不方便修改。现在问题如下,我使用:
check_o.connect_interface(tb_uvm.mon_p)报错找不到tb_uvm. 其中Tb_uvm是顶层,mon_p是tb_uvm中包含的模块
不知道如何解决这个问题,注意在top_env.sv中不能include “tb_top.sv”,否则其余的地方报错,不知道是否有其余方法解决这个问题,谢谢。
.145

tb_uvm是module还是class?
check_o所用的uvm class是不是被包含在同一个package里面了?

你搞明白之前模块的例化关系,确定下在哪个component 做connect。
connect的两边在当前component里能看到才行。

tb_uvm是module
.145

你这种方式必须在tb_top.sv中include top_env.sv,不能把top_env.sv放在package中进行import

第一个是顶层文件tb_uvm.sv


第二个个第三个在top.env中,分别为build_phase和connect_phase用的,谢谢



报错显示找不到UVM,不知道如何解决,谢谢
.89
.89

(1)top_env是在top_pkg里的吧,所以会报错,把top_env也include在tb_uvm中不放在top_pkg中就不会报错了
(2)如果不按照1修改,也可以在top_env中定义virtual interface inst,通过uvm_config_db或者别的方式得到tb_uvm.mp_if的handle,直接调用master_o.connect_interface(inst);

由于对UVM不太熟悉,请问能帮我写下具体的code吗,谢谢
.89

哥们,这些内容都算是uvm的比较初级的用法了,你自己稍微看看相关的书就能解决,我手机回复不太容易写代码

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top