求助多晶电阻的版图问题

大家好。我使用的0.35cmos工艺，对于其中的多晶电阻，DESIGN RULE中建议最小宽度是2um，但是只是建议，不是强制要求。为了减小面积，我使用了宽度是1.5um的多晶电阻。但是在版图设计时发现宽度为1.5um的多晶电阻pick出的pcell有点问题，呈现出哑铃状，如图所示，两端的poly宽度仍然是2um，只有中间段是1.5um。而宽度大于等于2um的电阻的pcell就很正常，一个宽度为2um的例子见下图。我的问题是，是不是foundry的pcell设计对于宽度小于2um的电阻不支持呢。我如果使用这种哑铃状的电阻，可以拿去流片吗，还是得修改pcell才能拿去流片呢？谢谢.

又是个analog苦孩子。2um的建议是电阻阻值准确的考虑。如果阻值精度不care，不需要match，不要紧。电阻头哑铃状，是不是contact rule决定的？哑铃也就是蚀刻后误差大，阻值不准。
话说回来，0.35上的东西都是出去拼刺刀的吧，大差不差也就可以了

谢谢回复。附图刚才没贴上，这会儿补上了。你的意思是就用pick出的pcell不用改是吧。DRC报错也不用care 是吗？

这样也没多省啊，可以画蛇形，两头打孔，drc还是要看看了，是报哪里

你不要做这个了，赶快转行吧
十多年前我就在用0.35工艺，那时候华清嘉园不到1万。