微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > synopsys 不太给力

synopsys 不太给力

时间:12-12 整理:3721RD 点击:
synopsy 的formality软件,怎么跑个百万门的电路就跑不动了,怎么办?
32G mem 占用100%
CPU只占用10%
必须升级服务器么?

建议用LEC

DC综合的用formality跑一般都很快啊

这个更慢

加吧,我们都是300G起。 另外你这个不合理,mismatch debug?

换新版本,一般要求比dc新才行。

馊主意,这个更不给力

没用过不要乱说。

32G 你来搞笑的吧。
我们都用1T的

这个起码是5年前的配置了

你扯吧,百万门电路跑Formality需要1T内存?一般32G足够了。我怀疑lz没读svf文件。

fm一般有什么debug手段

......我好歹是用了十多年才敢提建议。  你连我用没用过就下结论我没用过,谁更武断?

内存是1T的,好厉害啊

好吧,我也是用了好多年才觉得formality更难用些。对于复杂电路formality经常假死,不熟悉电路的人根本不知道错在哪。

大家不要纠结,其实都不好用。
formality胜在用DC

一楼的分hierachy跑吧,过了的设成black box好了。

ungroup咋办

可以先做一版不ungroup的(V1),再做一版ungroup的(V2),先把golden和V1比,再拿V1和V2比。  
一般人我都不告诉他哦:-)

只要都能pass就行

log里面应该能看出卡在什么地方了,抱歉我只用lec。

的确是硬件不给力,跑了一天,才跑出结果

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top