微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > gate-sim SDF TIMINGCHECK annotation

gate-sim SDF TIMINGCHECK annotation

时间:12-12 整理:3721RD 点击:
综合后,layout之前 的网表,SDF annotation report 如下:
其中 Tchecks 指的是 SDF 中定义为 TIMINGCHECK 的部分。成功率只有 12% 正常吗?
SDF statistics:
No. of Pathdelays = 1xxxxxx  Annotated = 100.00%
No. of Tchecks    = 1xxxxxx  Annotated = 12%

检查log,上面会写的清楚哪些没标上
有的库lib和model不统一。比如在model里是recovery,removal在lib里是setup,hold,或者相反。看看你的库里有没有define来适配这个。
另外,你综合的网表弄这个意义不大

其中 Tchecks 指的是 SDF 中定义为 TIMINGCHECK 的部分。成功率只有 12% 正常吗?
大概不是所有的path都有timing check。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top