请教:micron nand WE#切换为CLK
时间:12-12
整理:3721RD
点击:
最近在看micron NAND的文档,有点疑问,请各位不吝指点:
NAND初始上电后,工作在Async模式下,往NAND里送cmd/addr都是使用的WE#信号。
后续如果切换到NV-DDR模式下,WE#信号会变成CLK。
WE#定义成一个register。
这个CLK,我的理解是,CLK可以直接就是NAND控制的工作时钟或者时钟的反相,但这样的话,就需要把一个register信号切换成一个时钟信号了,没接触过这种情况,不知道怎么下手处理才能实现。。。
请教各位高手,不胜感谢……
NAND初始上电后,工作在Async模式下,往NAND里送cmd/addr都是使用的WE#信号。
后续如果切换到NV-DDR模式下,WE#信号会变成CLK。
WE#定义成一个register。
这个CLK,我的理解是,CLK可以直接就是NAND控制的工作时钟或者时钟的反相,但这样的话,就需要把一个register信号切换成一个时钟信号了,没接触过这种情况,不知道怎么下手处理才能实现。。。
请教各位高手,不胜感谢……
两种mode的we分别产生一个,用mux选一下
感谢回答~
这样我也说不好能不能行的通,对时钟信号的了解太少,在ASIC里涉及到时钟的信号,好像都要用某些standard cell来处理,我还是知道的太少了,尴尬。。。
之前忘了说了,我的应用场景是FPGA。
昨天问了一位高手,回答说可以使用一种叫ODDR的cell,这个cell在上升沿和下降沿分别将input D1和input D2送到output上,我觉得这个方法不错,可以将WE#直接改变为CLK的形状再送到NAND中。
下面是搜到的链接,有兴趣可以看看,再次对您的回答表示感谢~
http://stackoverflow.com/questions/13557755/oddr2-usage-found-in-auto-generated-xilinx-wrapper-vhdl-file
对,FPGA的话用ODDR是最好的
在同步模式下,ODDR的输入一个是1,一个是0
嗯,是的。感谢回答~~
除了WE#再额外提供一个信号,只要做到一个1一个0,就能出现像CLK的情况。