数字ASIC设计project leader（MCU方向） 简历发 hr@hi-talent.c
时间：12-12
整理：3721RD
点击：
数字ASIC设计project leader（MCU方向） 简历发 hr@hi-talent.com
主要职责：
1、编写制定ASIC设计规格；
2、负责芯片数字前端设计实现/逻辑综合与DFT/时序分析；
3、编写仿真验证代码，提升验证覆盖率，协同后端设计工程师优化版图；
4、协同模拟电路设计工程师，确定数模接口设计规格；
5、协同测试工程师对样片进行debug分析；
职位要求：
1、五年以上数字电路设计与验证经验；
2、熟练掌握C语言，熟练掌握shell，perl等脚本语言；
3、精通Verilog/System Verilog语言，熟练运用仿真和逻辑综合等EDA工具；
4、熟悉AMBA总线，熟悉I2C/UART/SPI/USB等协议；
5、有MCU设计经验者尤佳；
6、良好的沟通和协调能力，良好的团队意识和合作精神。
IC数字设计工程师 简历发 hr@hi-talent.com
职位描述：
主要职责：
1、编写制定ASIC设计规格；
2、负责芯片数字前端设计实现/逻辑综合与DFT/时序分析；
3、编写仿真验证代码，提升验证覆盖率，协同后端设计工程师优化版图；
4、协同模拟电路设计工程师，确定数模接口设计规格；
5、协同测试工程师对样片进行debug分析；
职位要求：
1、三年以上数字电路设计与验证经验；
2、熟练掌握C语言，熟练掌握shell，perl等脚本语言；
3、精通Verilog/System Verilog语言，熟练运用仿真和逻辑综合等EDA工具；
4、熟悉AMBA总线，熟悉I2C/UART/SPI/USB等协议；
5、有MCU设计经验者尤佳；
6、良好的沟通和协调能力，良好的团队意识和合作精神。
ASIC Verification leader@张江
想做Verification 老大的简历发 hr@hi-talent.com
职责
1. 负责建立SOC仿真验证平台。
2. 负责编写验证计划，保证芯片验证的各种覆盖率。
3. 进行SOC仿真，与算法、设计人员密切配合，诊断问题。
4. 参与样片测试及问题诊断。
5. 指导初级IC验证工程师的工作。
要求
1. 硕士以上学历，计算机、通信、电子专业。
2. 有3年以上SOC, MCU芯片验证经验。
3. 熟悉simulation/emulation/FPGA及debug。
4. 熟悉verilog/VHDL/system verilog/C/C++等语言.
5. 有使用VMM/OVM/UVM的经验。
6. 有通信SOC芯片经验的更佳。
Senior IC verification Engineer
简历发 hr@hi-talent.com
Job Description
1. Buildtestbench and develop verification methodology for SOC verification.
2. Write verification plan.
3. Run SOC simulation and co-work with SOC designer team and algorithm team on debugging.
4. Mentor junior IC verification engineers in verification work.
Qualification
1. BS/MS degree in EE or related.
2. 3+ year experience in verification.
3. Experience in simulation/emulation/FPGA and issue debug.
4. Proficient with HDL (Verilog/VHDL), HVL(system Verilog), C/C++.
5. Experience in VMM/OVM/UVM.
6. Experience in communication SOC verification is a plus.
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信： xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
website： www.hi-talent.cn
主要职责：
1、编写制定ASIC设计规格；
2、负责芯片数字前端设计实现/逻辑综合与DFT/时序分析；
3、编写仿真验证代码，提升验证覆盖率，协同后端设计工程师优化版图；
4、协同模拟电路设计工程师，确定数模接口设计规格；
5、协同测试工程师对样片进行debug分析；
职位要求：
1、五年以上数字电路设计与验证经验；
2、熟练掌握C语言，熟练掌握shell，perl等脚本语言；
3、精通Verilog/System Verilog语言，熟练运用仿真和逻辑综合等EDA工具；
4、熟悉AMBA总线，熟悉I2C/UART/SPI/USB等协议；
5、有MCU设计经验者尤佳；
6、良好的沟通和协调能力，良好的团队意识和合作精神。
IC数字设计工程师 简历发 hr@hi-talent.com
职位描述：
主要职责：
1、编写制定ASIC设计规格；
2、负责芯片数字前端设计实现/逻辑综合与DFT/时序分析；
3、编写仿真验证代码，提升验证覆盖率，协同后端设计工程师优化版图；
4、协同模拟电路设计工程师，确定数模接口设计规格；
5、协同测试工程师对样片进行debug分析；
职位要求：
1、三年以上数字电路设计与验证经验；
2、熟练掌握C语言，熟练掌握shell，perl等脚本语言；
3、精通Verilog/System Verilog语言，熟练运用仿真和逻辑综合等EDA工具；
4、熟悉AMBA总线，熟悉I2C/UART/SPI/USB等协议；
5、有MCU设计经验者尤佳；
6、良好的沟通和协调能力，良好的团队意识和合作精神。
ASIC Verification leader@张江
想做Verification 老大的简历发 hr@hi-talent.com
职责
1. 负责建立SOC仿真验证平台。
2. 负责编写验证计划，保证芯片验证的各种覆盖率。
3. 进行SOC仿真，与算法、设计人员密切配合，诊断问题。
4. 参与样片测试及问题诊断。
5. 指导初级IC验证工程师的工作。
要求
1. 硕士以上学历，计算机、通信、电子专业。
2. 有3年以上SOC, MCU芯片验证经验。
3. 熟悉simulation/emulation/FPGA及debug。
4. 熟悉verilog/VHDL/system verilog/C/C++等语言.
5. 有使用VMM/OVM/UVM的经验。
6. 有通信SOC芯片经验的更佳。
Senior IC verification Engineer
简历发 hr@hi-talent.com
Job Description
1. Buildtestbench and develop verification methodology for SOC verification.
2. Write verification plan.
3. Run SOC simulation and co-work with SOC designer team and algorithm team on debugging.
4. Mentor junior IC verification engineers in verification work.
Qualification
1. BS/MS degree in EE or related.
2. 3+ year experience in verification.
3. Experience in simulation/emulation/FPGA and issue debug.
4. Proficient with HDL (Verilog/VHDL), HVL(system Verilog), C/C++.
5. Experience in VMM/OVM/UVM.
6. Experience in communication SOC verification is a plus.
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信： xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
website： www.hi-talent.cn
这是帮哪家公司招聘？