请问SPI FLASH的一个问题

在看spi master的一些东西，用于对接flash,对 hold 功能设计有一些疑问，还请大家赐教。
hold 这个功能一般用在什么场合啊？因为不会reset掉sclk的序列，需要硬件cycle级的时序控制，软件一般会需要怎么用呢？
另外，如果是读写flash的数据要等待，可以停掉sclk。用hold的话，能够保证这段时间有sclk，好处是什么呢？从flash的spec上看，使能够让hold有效前的Program 或者 erase 在flash片内继续？
谢谢~

一般不用gate clock的方法来停吧，容易出事

停时钟会出什么问题吗，愿闻其详

我以前都是配个寄存器，用来控制hold几个sclk的cycle。最好的方法是你拿一个flash的model，自己写一个master来验证一下停不停sclk有无影响

停clk,从概念上来讲其实类似降频，一般低速接口或者用GPIO模拟的接口，CLKo都不是那么均匀。
我在fpga上试过了停clk，应该是可以的。
其实有的低端flash都不支持hold 命令，如果遇到突然被打断的传输（“突然打断”是否合理再议）
也只能停clk了。
当然上述实验和理解也只是说明在某些情况下停sclk是可以的，不知道是否有不能停或者出问题的case？
你提到的配置hold 几个 cycle ， 此时hold 是用于什么场景呢？

早忘记了，五年前的设计了
当时SPEC怎么说，就怎么写了
然后拿了个model验证一下，上fpga一下，具体细节真忘得差不多了

好的，谢谢~