关于dvfs

ram能否用dual rail的，只调接口电压

假设不行呢？考虑ram只工作在固定电压  
  

那就自己做一个类似于dual rail的东西
ram单独工作在一个voltage domain，logic工作在另外一个domain，两者间用level shifter

1. RAM和logic分别由独立的power rail供电，之间插level shifter进行电平转换；
2. timing sign-off时，对ram和logic分别用不同PV corner的lib(但相同温度)进行组合，fix hold，这些组合必须覆盖完整的芯片运行的全部状态(Vram>Vlogic, Vlogic>Vram, Vram=Vlogic)；
3. timing sign-off时，ram和logic都为SS corner下， fix setup；
以上建议的基础是DVFS不会超出PVT限定的范围，否则需要向fundary 厂索取宽范围的lib，可能需要有更多的费用。

我想不仅仅是Level shifter的问题。
时序上如何满足？ VDDCPU升压，VDDRAM不变。CPU core logic到RAM的timing path delay就会变化（clk&data)。setup/hold就有可能会有问题。

这样应该是可行的，但工作量还是蛮大的。没有电路结构级处理的技巧吗？
我想需要fix timing的根源在于一个完整的timing path（clk/data)存在跨电压域导致。
如果把clk tree（buffer）全部都整到一个voltage domain。比如VDDCPU，ram的工作时钟从VDDCPU过来。
是不是就能解决这个问题？或者减轻多个corner，多个电压组合状态下的timing fix effort？

physical implementation和signoff的时候需要考虑的，所有的pst组合对应的coener都需要cover到
如果用dual rail的memory，core电压不变，io电压和logic core一致，对implementation来说就相对容易

太专业了。赞！