微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > INSICIVE仿真assign语句的delay加不上。。。

INSICIVE仿真assign语句的delay加不上。。。

时间:12-12 整理:3721RD 点击:
这个从来没有遇到过,折腾了好几天了。。
说明的是:语句改成always格式就可以,但是assign #delay A = B;就始终不成功。
另外一个环境是没有问题。。。
当前环境是OVM的。
任何线索 多谢!

-nospecify and delay mode?

多谢!
delay mode我尝试了 path,zero, unit,都一样。
另外我是RTL level的仿真呢。
总是觉得和OVM有关系。

楼主看下 http://iroi.seu.edu.cn/books/asics/Book/CH11/CH11.06.htm ,是否是这个原因:
Here is an example of the first alternative (an intra-assignment delay):
x = #1 y; // intra-assignment delay
The second alternative is delayed assignment:
#1 x = y; // delayed assignment
These two alternatives are not the same. The intra-assignment delay is equivalent to the following code:
begin // Equivalent to intra-assignment delay.
hold = y; // Sample and hold y immediately.
#1; // Delay.
x = hold; // Assignment to x. Overall same as x = #1 y.
end
In contrast, the delayed assignment is equivalent to a delay followed by an assignment as follows:
begin // Equivalent to delayed assignment.
#1; // Delay.
x = y; // Assign y to x. Overall same as #1 x = y.
end

多谢!
应该不是,我明天请Cadence的来帮忙看看,到时候给大家答复。

楼主有结果了吗?  
期待

如果楼主觉得是OVM的问题(我觉得很大可能不是),注释掉OVMcode应该会暴露问题

......
b的宽度 与 delay 的关系。。。
这和?vm没关系吧。。。

+delay_mode_zero正好是你描述的这种现象:always里面的延时是有的,但是assign的延时变成0.
你确定不是这个原因么?

各位 sorry 忘记及时更新
问题已经找到,是由于INSICIVE的设定
SEQ_UDP_DELAY的设定,去掉之后,问题没有了。
谢谢大家!

同被这个选项坑过。。。。  
  

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top