28nm的analog设计问题

最近在用28nm做仿真，PDK不允许MOS管的L大于2um，在电流和VDSAT限制的情况下，W/L会比较小，因此W和L都取不大，整体的1/f噪声就比较大。请问有什么好方法解决么？  （MOS管串联能有所缓解，但效果也不太满意）   谢谢

chopper

能不能麻烦再稍加解释？ 不太明白，谢谢！

串联+并联多个管子

看来也只有这样的办法了，那我再多调调看，多谢多谢

如果是在做current mirror source，可以考虑用denegeration电阻
Sansen书上说这种传统方法在bipolar时代广泛使用，但在mosfet时代可以改通过vdsat的选取来实现同样效果。。。但这种方法对1/f噪声应该还是有帮助的。

这个方法白搭，运放第一级也可以用

对，跟用最大length的管子串联起来一个意思了，下边管子在线性区
效果还是不如以前的工艺直接把length做到4um

因为你还串得不够多。另外我还没有见过共栅串联时候下边管子不在线性区的，你需要看他们的整体vds和vgs

是因为以前的工艺本来1/f就好吧

没错，绝对有用

确实如你所说，R degeneration效果不错，就是损失一点电压