微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 图草 不怕神一样的对手 就怕队友

图草 不怕神一样的对手 就怕队友

时间:12-12 整理:3721RD 点击:
一个哥们的设计,GSMC .18um的。
library里面default transition是3.6ns。结果一个前端的非要用1.2ns signoff
吐血。。

人家说了一句我下巴都要掉了的话,经验值。。

0.18没做过,但是根据其他工艺,transition对hold影响很大,从这个角度,1.2是不是
靠谱都要找foundry确认下。以foundry signoff 文档或者类似mail为准。

很多前端总是认为自己懂很多,总是认为后端就是跑个flow的事情

个人感觉吧, 在team之间合作时,不要被别人的偏见所干扰,而是要在具体的问题上给
对方“狠狠一击”,哈哈

signoff 文档一般都有max transition time的要求吧

.18工艺用1.2ns也不是很夸张啊
当年intel在这个工艺也能做到上G频率的
就算ASIC差一点,做到400M也是可以的
.114

用1.2ns signoff很正常呀
本来就不能用库里的default值
一般foundry都会给个signoff手册,里面有推荐的值
包括setup/hold margin以及transition值

如果不能用库里的default值,只能说明这个库不行

靠小tran去降低cell delay. push up speed,当然是可行的。
问题这是10M的design

唉,,你们操心的真多,
hold 一点都没问题的。 ff下面还有 500ps margin

也是前端定的。。
然后就是tran,问题是多加那么多面积他都不心痛的。

表示从未听闻按library default tran signoff 会fail的情况。
莫非阁下遇到过?
还是commercial library designer够愚蠢要把1.2就准3.6不准的东西放在.lib 里面的明码文件中让design house的人来扇耳光? ?
如果你说大部分人保守一点,设置3.0甚至2.4我都能相信存在,现在一下搞到1/3没啥证据啥的。那为啥不是直接搞到1/5 | 1/10呢 ?1
0来我是第一次碰到这么感性的老工程师。

楼主你看的是ff的还是ss的?我看到的.18ff的一般lib default都最多2ns左右。.18各家差的不会太多,设到2以下也不是完全不合理吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top