微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 如何提高Clock Gating的比例

如何提高Clock Gating的比例

时间:12-12 整理:3721RD 点击:
在DC中用descrete方式搭gating cell,出来的结果只有70%,想进一步提升这个比例,如何操作?
.82

啥叫descrete方式?
我在DC中弄出来的一般都超过90%

discrete就是用DC自己调工艺库的Latch单元做,还有工艺库有integrate的ICG单元
.82

可以通过工具帮忙实现,比如Calypto公司的powerpro

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top