继续发帖请教关于ESD的问题

如图是我芯片部分PAD的摆放位置，图中的(ESD GND)/ (ESD VDD）分别是给ESD供电的地和电源，一共两组。由于当时没有过多考虑ESD的问题，就把他们分开摆放了。图中红圈标注的PAD是我3块板子分别出问题的部分。
我想问下没有把给ESD供电/地的PAD摆放在一起，这个带来的影响有多大？所带来的影响会导致图中那些位置的PAD出问题吗？
PS：1.出问题的PAD都是一些提供直流偏置的
2.PAD中心距是87um
请懂ESD的大神们传道授业解惑……

先别急着把问题往ESD上归类，如果是ESD的问题，如果运气不是太差，一批片子总会
有几个是好的..
建议你系统性的测一下坏的原因，给大家多一点信息再来看看

多谢提醒。有些信息我没有说，就是我的片子刚测试时是好的，输出频谱正确。但是一段时间后（大约五分钟），断电再上就出现问题不工作了。
我现在也只能猜测问题可能出现在哪里，昨天有人提醒我可能是ESD的问题，我就想先把ESD的问题想清楚，看看是不是真的这个问题。

如果有条件的话，decap然后显微镜看看有没有明显的烧坏
静态电流有没有很大变化，输出阻抗看看，最好再做一下curve trace
虽然我觉得你之前说的1.2V管子很可能有问题，但是不是这个问题的原因可以再看看
有信息再贴上来给大家分析分析一起学习一下～

想请教下，你所说的电阻是从哪到哪的电阻？多谢

我也倾向认为这个是个原因，但不知道这个1.2V的管子是不是可以耐2.3V的Drain-
Substrate的电压

这个的确是我的问题……当时设计的时候也想到了这点，由于组里面之前有师兄用过这种管子，并且栅极接的是2.5V电压，实测的时候也没有出现任何情况，所以我也就用了。

1.2V device source-drain or gate oxide一般远大于3V。但是在2.3V或者更高压的power domain里发生的ESD事件，PAD设计的保护电压通常也远高于3V。比方说一般的2.5V device， Vhold一般坐在4V以上。所以ESD来的时候，也许别人都没事，就死1.2V device。这个要看电路和版图一起分析。

如果像9楼所说，1.2V的管子在hold voltage 4V下没有问题，那就是ESD模块中管子trigger voltage 的一致性不好，这个可以通过加电阻来调整管子trigger voltage的一致性，如果还会出问题，就是second BV voltage太低，使得管子烧坏。
如果楼主所用的工艺是成熟的工艺，则不应该会出现second BV voltage太低的情况
还有一个就是，ESD器件的耐压问题，不管你是1.2V的管子也好还是2.3V的管子，在ESD测试的时候都会受到起码十几伏特以上的电压，管子所标称的耐压值是在正常工作时的耐压，而ESD测试时，芯片是不上电测试，管子所能承受的电压是由其中的寄生的BJT所决定的。
建议楼主进行decap看一下是不是ESD器件烧坏，如果确认是ESD问题，在下的前几条建议可供参考。
在下愚见，请参考

当时那个管子是smic013的n12管，放置于deep nwel中，
g/d/s/b四端子电压大约分别是2.0v-2.2v/2.3-2.8v/1.5-1.7v/0.0v。
实测中没有出现过这部分的esd问题。
你用的好像是nlvt12？

恩，射频组那边有师兄之前用的n12管，栅极2.5V实测也没问题