微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > PT是如何计算skew的?

PT是如何计算skew的?

时间:12-12 整理:3721RD 点击:
比如报出来一组的timing,然后用最大的减去最小吗?
如果这样的话,那么delay type有好多种,比如max_rise, max_fall, min_rise, min_fall,
是把所有的都报出来,再统一比较吗?

所谓skew都是有参照的,或者是default或者你加的sdc,会指定一个目标,
你的timing path和目标值比较。这个基本概念去看看STA的相关spec

比如指定一个clock
那么这个clock到每个register端的delay都是不同的,这个clock的skew就是最大的差。
跟sdc应该没关系
我想知道的是在算个差的时候,用什么条件下的delay,因为max,min,rise,fall的delay都是不同的,差自然也不同。

你要算clock skew?  CTS的时候,后端直接就会报出来,
一般来讲,max min 是分开计算的,rising falling 是看leaf端就会决定是rising还是falling,这只是大概,特殊情况再考虑

是的,后端工具可以报出来,PT也可以报出来。
但是我的问题就恰恰在这里,他只报出来了,但是没有说清楚是选的哪种delay算出来的。
rise,fall也不是leaf端决定的,任何一个cell的算delay的时候都应该分开rise和fall,因为值是不同的。

你没明白我意思,leaf端会决定是rising edge 还是falling edge,那么中间的会按最糟糕的来算

后端一般看MAX DELAY,RISING和FALLING都报出来,如果MAX的SKEW没什么问题,一般情
况下MIN的也没问题。
一般要求下的SKEW,只看RISING和FALLING里面哪个比较大,反正这两个不会差太多,而
且如果差的多是不太好的。
PT不能报CLOCK SKEW,只能一条一条PATH去看TIMING然后自己看SKEW,只对SKEW要求严格
的CLOCK会这样做。要么你写脚本,在PT里报CLOCK SKEW。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top