微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 弱问,PLL输入的参考时钟jitter在PLL输出时会放大,还是变小

弱问,PLL输入的参考时钟jitter在PLL输出时会放大,还是变小

时间:12-12 整理:3721RD 点击:
谢谢!

看输入clock的phasenoise分布和闭环pll传函,放大和抑制都会有。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top