关于DDR3的问题

问问版上，我用四颗8位的DDR3，总共有四组DATA线，这四组在我做等长的时候，需不需要做到一样长？我现在是最长一组在1080MIL，最短一组在720MIL，不知道可以不，、
然后我做的是四层单面部件的板子，也就是背面一颗零件也没有放置包括CPU下也是这样，我没有做等长的情况下，POWER经过不断的优化之后，现在已经跑到444稳定了，我需要它能跑到533才行，也就是说我下一版，PCB设计上必须要达到哪些条件才行。

颗粒的话好些吧，控制器做校准了吧，理论上delay相差要小于1T,实际上更严格些，0.6T吧。如果可能仿下SI

DDR3有leveling，单组做好就行了。但是也不能差太多，查太多了leveling都平衡不了就惨了。

能等长最好，不过感觉这个300mil基本也可以了，组间可以DLL。

走线在尽量短的情况下保持组内等长，线距搞大点，串扰在四层板上也是个困扰，GND和POWER平面尽量保持完整