微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教一个mvsim的问题

请教一个mvsim的问题

时间:12-12 整理:3721RD 点击:
我用synopsys的mvsim做仿真,有两种warning:
[MVSIM] WARNING 5202: Clock wiggled in SHUTDOWN_MODE. Clock should be gated in SHUTDOWN_MODE. Clock x Power Domain y at time 1000 fs.
[MVSIM] WARNING 5203: Reset wiggled in SHUTDOWN_MODE. Reset x wiggled for Power Domain y at time 1 fs.
这两个warning是什么意思?如何解决(fix or ignore)?

感觉不应该去ignore吧,一般建议是shutdown域的时钟和复位都不要变化。

还发现几个问题,
1. power在默认的状态是开着的,即使开始仿真就关掉power,会有一个很小的延时(1fs or 1000fs,看起来像单位延时)。不知道是设置有问题还是mvsim本来就如此。
2. 有些isolation没有起作用,但是看不到相关的warning or error。不知道有没有人遇到同样的情况?

1. 你不用关心单位延时那些WARNING,那是因为MVSIM在单位延时(仿真起始1NS或1FS)的地方会在内部对信号进行FORCE,所以才会产生信号的WIGGLE
2.不知道你是使用的ACCURATE MODE和PROTECTED MODE,如果是PROTECTED MODE,那MVSIM会自动ISOLATION,只要你的upf里定义的POWER DOMAIN和ISOLATION机制是正确的.至于ACCURATE MODE,那就是看你网表中是否真正有这些CELL了.

如果是ISOLATION没起作用,你可以检查一下UPF中定义的相关内容是否正确.

你可以检查一下,该output是不是没有load,如果没有load。MVSIM是不会在上面插isolation cell的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top