讨论点技术呗，高速CML分频器

有current-tail的CML工作很稳定，但是电源电压低了，比如0.9V，headroom很小，而且如果输入共模低了，tail很难饱和。
如果没有tail, 电流就由输入swing决定，输出swing不稳定，功耗也不好控制。
讨论一下，还有什么好的办法，前级输出共模较低，也不希望加buffer，频率较高。

抛砖引玉一下，貌似可以在tail的bias电路里把输入共模，输入mos和tail replica一份，这样就可以造出能让tail在给定共模下电流大体正确的bias了。

能稍微具体一点吗，或者大概贴个图吧，最关键的一句“输入共模，输入mos和tail replica一份”没读懂。
谢谢大牛！

哪算什么大牛啊，就随便说说等高人出现，呵呵。貌似有些paper就讲这个，我猜版上多半也有人做过。
画了副儿童简笔画，凑合着看看:-)。应该多少会好点吧。

这样只是提高mirror match，现在的问题是tail不饱和，vds太低。
加了那个input mos后，左边一路vgs升高,vds降低。