微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Re: 请教个primetime转sdf的问题

Re: 请教个primetime转sdf的问题

时间:12-12 整理:3721RD 点击:
只是算delay而已,不需要约束,算slack才需要
.114

一般的timing exception可能不需要,可是像input信号的slew rate和输出信号的load还是需要的吧?

这些是不是应该称之为 design env?
constraint 应该不需要了吧?
后端的来说说。

IO的当然也算contrain,其实真正转的时候大都会用同一个环境,不会考虑那么多,
IO的contrain,会影响相关的timing arc,spef只是RC,算timing arc,还要考虑driving,
其实,你要是富有实践精神,加和不加都试试对比下不就知道了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top