微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Re: 问一个关于PT做STA的问题

Re: 问一个关于PT做STA的问题

时间:12-12 整理:3721RD 点击:
剩下5K多的DFF木有CLK是啥原因造成的?按理说如果所有CLK都define的话,应该木有DFF还没有CLK驱动,除非是在某种case analysis下,某些clk被强制为logic constant了。

找个design trace工具看看这些DFF的时钟来源呗

这里所说的design trace工具指的是什么呢?

debussy之类的。不过如果耐心足够的话,用pt也可以吧

使用华大九天的工具clockexplorer试试看,可以trace clock以及分析原因。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top