求问如何对已dft的设计作test clock的时序分析？
时间：12-12
整理：3721RD
点击：
原来的时钟怎么处理？如果对test clock约束的话.
有达人有相关经验么？
我现在想对dft的模块用atpg的向量作带时序反标的仿真
有达人有相关经验么？
我现在想对dft的模块用atpg的向量作带时序反标的仿真
用后端反馈的SPEF文件，结合不同约束（function or test），用PT生成不同的SDF，然后跑不同的仿真！
两个FF之间有正常的组合逻辑和扫描链，在做对DFT的sdf的时候，软件如何知道要分析的是 扫描链而不是组合逻辑呢？
BOW