微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 求教边界扫描测试方案

求教边界扫描测试方案

时间:12-12 整理:3721RD 点击:
请问现在大家做边界扫描是使用SYNOPSYS BSD Compiler,还是Mentor Tessent方案更合适一些?亦或大家都是自己写JTAG逻辑?
谢谢啦

如果我想用Synopsys DFT Compiler Adaptive Scan做测试压缩,用Mentor的Tessent做Memory BIST和BSD,然后用JTAG TAP作为统一的测试控制接口,不知道M家的工具在知道网表、测试协议的情况下能实现对S家结果的自动化程度高一些的集成吗?
小弟对M家产品不是很熟悉,想了解一下

。。。。
你太低估Mentor tool了,你要做多少倍压缩?

RTL级做Mbist(verilog的话)
然后网表级DFTMAX+BSDC

小弟的意思是利用Mentor生成的JTAG来控制边界扫描、BIST和 Synopsys Adaptive Scan

太高深了,JTAG是怎么和后面哥仨故对的一拨儿的......

小弟打算20X左右的测试压缩,主要是对S家的东西之前有过一定了解,对M家的不是很熟悉

现在1149.1可以利用1500进行BIST相关的操控,好像Mentor和Virage都有类似的Flow,就是不知道M家有没有可以很好控制S家Adaptive Scan的接口,按说有网表和测试协议,小弟感觉实现第三方集成也不是很困难。

小弟的问题是M家的工具能否较为自动化地实现JTAG对S家SCAN控制的集成,譬如像控制BIST的1500那样的机制。从测试原理上看,这种控制电路应该不太复杂,呵呵

这要求太高了吧, 你是做产品还是搞研究玩玩?

Mentor和synopsys的扫描压缩互不兼容。
如果不用压缩倒是可以混在一起。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top